PCB設計10問，大部分設計問題應該都在這裏了
- by SmitherHiccupeens
- October 24, 2023
1.如何選擇PCB板材?
在選擇PCB板材時，需要在滿足設計需求、可量產性和成本之間取得平衡。設計需求包括電氣和機構兩個方面。通常在設計非常高速的PCB板子(大於GHz的頻率)時，材質問題會比較重要。例如，現在常用的FR-4材質，在幾個GHz的頻率時的介質損(dielectric loss)會對信號衰減產生很大的影響，可能不適合使用。就電氣方面而言，需要注意介電常數(dielectric constant)和介質損是否適用於所設計的頻率。
2.如何避免高頻幹擾?
避免高頻幹擾的基本思路是盡量降低高頻信號電磁場的幹擾，pcb making company也就是所謂的串擾(Crosstalk)。可以通過拉大高速信號和模擬信號之間的距離，或者在模擬信號旁邊加ground guard/shunt traces來實現。此外，還需要注意數字地對模擬地的噪聲幹擾。
3.在高速設計中，如何解決信號的完整性問題?
解決信號完整性問題的方法包括端接(termination)和調整走線的拓撲結構。multilayer pcb需要關注走線的特性阻抗、負載端的特性以及走線的拓撲架構等因素。
4.差分布線方式是如何實現的?
差分對的布線有兩點需要注意：一是兩條線的長度要盡量一樣長，另一是兩線的間距(由差分阻抗決定)要保持不變，也就是要保持平行。PCB board china平行的方式有兩種：一種是兩條線走在同一層(side-by-side)，另一種是兩條線分別走在上下相鄰兩層(over-under)。一般來說，以前者side-by-side的方式實現較多。
5.對於只有一個輸出端的時鍾信號線，如何實現差分布線?
要使用差分布線，信號源和接收端都必須是差分信號才有意義。因此，對於只有一個輸出端的時鍾信號是無法使用差分布線的。
6.接收端差分線對之間可否加一匹配電阻?
通常會在接收端差分線對之間加一個匹配電阻，其值應等於差分阻抗的值。這樣可以提高信號質量。
7.為何差分對的布線要靠近且平行?
差分對的布線方式應該適當地靠近且平行。適當的靠近是因為間距會影響到差分阻抗的值，而差分阻抗是設計差分對的重要參數。需要保持平行也是為了保持差分阻抗的一致性。如果兩線距離忽遠忽近，差分阻抗就會不一致，從而影響信號完整性和時間延遲。
8.如何處理實際布線中的一些理論沖突的問題?
基本上，將模/數地分割隔離是正確的做法。需要注意的是，信號走線盡量不要跨過有分割的地方(moat)，也不要讓電源和信號的回流電流路徑變得太大。
晶振是模擬的正反饋振蕩電路，為了保持穩定的振蕩信號，必須滿足loop gain和phase的規范。然而，這個模擬信號的振蕩規范很容易受到幹擾，即使加ground guard traces也無法完全隔離幹擾。而且離得太遠，地平面上的噪聲也會影響正反饋振蕩電路。因此，一定要將晶振和芯片的距離盡可能近。
確實，高速布線與EMI的要求之間存在很多沖突。但基本原則是，由於EMI所加的電阻電容或ferrite bead不能導致信號的一些電氣特性不符合規范。因此，最好先使用安排走線和PCB疊層的技巧來解決或減少EMI的問題，如將高速信號走內層。最後再使用電阻電容或ferrite bead的方式來降低對信號的傷害。
9.如何解決高速信號的手工布線和自動布線之間的矛盾?
目前較強的布線軟件的自動布線器大部分都有設定約束條件來控制繞線方式和過孔數目。各家EDA公司的繞線引擎能力和約束條件的設定項目有時相差甚遠。例如，是否有足夠的約束條件來控制蛇行線的蜿蜒方式，能否控制差分對的走線間距等。這會影響到自動布線出來的走線方式是否能符合設計者的想法。另外，手動調整布線的難易程度也與繞線引擎的能力有絕對的關系。例如，走線的推擠能力、過孔的推擠能力，甚至走線對敷銅的推擠能力等等。因此，選擇一個繞線引擎能力強的布線器才是解決問題的方法。
10.關於test coupon
test coupon用於通過TDR(Time Domain Reflectometer)測量所生產的PCB板的特性阻抗是否滿足設計需求。一般需要控制的阻抗有單根線和差分對兩種情況。因此，test coupon上的走線線寬和線距(有差分對時)要與所要控制的線相同。最重要的是測量時接地點的位置。為了減少接地引線的電感值，TDR探棒接地的地方通常非常接近測量信號的地方(probe tip)，因此，test coupon上測量信號的點與接地點的距離和方式要符合所使用的探棒。
相關文章: